伴隨2005年國際消費性電子大展(International Consumer Electronic Show) 順利落幕，由HDTV興起及寬點節點普及引發數位家庭(Digital Home)的連串效應，致使數位產品與可攜式產品持續領導潮流，畜產品設計走向高速化、簡單化與個性化。為了實現數位家庭夢想，關鍵技朮與應用高度結合，有線與無線信號傳輸速度日益提高，產品設計者將必須面對更多信號完整(Signal Integrity)與量測精准度的挑戰。

     為了維持視聽覺效果整體流暢度與及時性，達到身臨其境的的視聽感受，則要晶片組的運算和各媒介的傳輸速度必須更加快速，如Intel日前正式發表下一代的處理器平台，代號“Sonoma”，時間脈沖(Clock)速度最高可達2.13GHz。當然，各I/O介面的傳輸速度亦同時向上攀升，如Serial-ATA II、PCI Express(3GIO)、Infiniband(無限帶寬)和Giga以太網路等。高速的運算速度及高傳輸量的需求，使產品設計中的容許誤差降低，因而以往低頻設計所忽略的問題逐漸浮現。如果采用信號上升/下降或周期時間(Rise Time/Duty Cycle)縮短、信號振幅降低(Low Voltage)等改變雖然可以提高傳輸速率，相對地也造成接收端地辨識率降低，位元錯誤率(BER)提高。此外電子商品地可攜化，電路板中信號線間距越來越近，輻射信號造成彼此間串音干擾(Crosstalk)日益嚴重。以上種種問題，無論是振幅的降低，作用信號周期時間變短或是信號線間的輻射干擾，皆會造成接收端誤判原始輸入信號的情況(1被認為0，0被認為1，或是信號在傳送時被視為間置狀態等等)。

隨著傳輸資料的數位化與高速化，硬體設計技朮直接影響傳輸品質的好壞，并且高密度電路板布線模式已成為數位產品的設計基准，信號完整性將是產品兼容性測試所關注的交點，因而眼狀圖測試越發的重要。由晶片供應者、成品制造者已逐漸拓展至連接器產業，從眼狀圖的分析可以讓設計者和生產者知道其產品特性阻抗的匹配性、信號衰減量、時序漂移量以及受其它雜訊干擾所造成的影響。